AMD推土机架构谁能介绍一下？

推土机架构  AMD首次公开了下一代微处理器架构“推土机”(Bulldozer)的架构细节，提出新观念的同时也留下了个问题：以后的处理器核心数量该怎么计算？

  Intel Nehalem架构支持单核心双线程，而AMD推土机架构则颇有点儿反其道而行之的意思，将每两个核心捆绑在一块儿，称之为一个“推土机模块”(Bulldozer Module)，让其中着两个核心既有各自独立的执行管线、整数调度器和一级缓存，也有共享的预取和解码单元、浮点调度器(和两个128-bit FMAC乘法累加单元)、二级缓存。

  Intel在Core/Nehalem微架构中使用一个统一调度器处理所有指令，不管是整数的还是浮点的，而AMD推土机架构将它们独立开来。AMD表示，每个推土机模块都有一个浮点调度器，辅以两个128-bit FMAC，而分配给核心的每个线程都可以使用任意一个FMAC单元；如果一个线程是纯整数的，另一个就可以将所有浮点执行资源据为己有。

  另外AMD相信，常规服务器工作负载量中有80％都是纯整数操作，所以才给每个推土机模块配备了两个整数调度器，每个核心一个。

  那么在AMD路线图上的新架构四核心处理器指的是四个这样的模块呢，还是四个计算核心呢？

  AMD对此给出的回复是：“将每个拥有双整数核心的推土机模块视为一个独立的单元，就对了。”显然，AMD在这里刻意回避了单纯的核心数量问题，更强调两两组成的有机整体，所以在面对推土机架构处理器的时候我们可以说它是四核心、八核心的，也可以说是双模块、四模块的。或许，以后不会再有奇数核心了，因为推土机的每个模块都是整体的，看起来不能单独屏蔽其中一个核心。

  单模块（双核心）

  双模块四核心推土机处理器示意图(所有核心共享三级缓存和北桥)

  四模块（八核心)

  Intel的超线程技术让处理器核心面积增加了不到5％，可带来最多30％的性能提升，其中浮点7％、整数13％，当然实际应用中差异很大。

  AMD推土机模块使用两个整数核心增加的核心面积则有50％左右，但AMD表示这在线程代码上获得的性能提升最多能有80％。当然，不要指望新架构就能带来翻天覆地的变化。根据路线图，“赞比西河”(Zambezi)会有四核心和八核心版本(双模块和四模块)，其中四核心的整数性能大约比频率类似的Phenom II X4高出10-35％，八核心的将成为一个线程怪兽。

AMD的CPU是X86架构的。

CPU架构是CPU厂商给属于同一系列的CPU产品定的一个规范，主要目的是为了区分不同类型CPU的重要标示。目前市面上的CPU指令集分类主要分有两大阵营，一个是intel、AMD为首的复杂指令集CPU，另一个是以IBM、ARM为首的精简指令集CPU。两个不同品牌的CPU，其产品的架构也不相同，例如，Intel、AMD的CPU是X86架构的，而IBM公司的CPU是PowerPC架构，ARM公司是ARM架构。

世界上做任何事情都有「成本」，不仅生产制造设备投资，开发产品当然比照办理，团队规模越大、研发时间越长，烧掉的金钱当然更多，所以正常的企业都不可能提供无上限的研发预算，也会寻求最低成本的产品设计路线，营运成本超级高的x86处理器大厂，当然不能免俗，而「Time To Market」更是参与市场竞争时，最该念兹在兹的课题。科科们务必牢记在心。

即使钱多多的Intel，在选择「后NetBurst时代」的设计方向，也有志一同的挑上「最低工程开销 (Least Engineering Cost)」，才让逆转战局的Nehalem走回强化P6的老路。

从这个角度去思考，就不难理解研发资源远不及Intel的AMD，选择K8后继者微架构路线的背后思路：简单为上，避开单核心庞大执行单元与同时多执行绪一同带来的高复杂度与验证风险，企图效法Sun的「Throughput Computing」，利用庞大简单的高时脉整数运算核心，去堆积出挑战Intel「后NetBurst时代」微架构的本钱。

AMD也从2005年开始，高谈其丛集多执行绪 (CMT, Cluster-based Multi-Threading) 的「优越性」，像仅增加50%晶片面积就可提高80%指令输出率之类的「好康」等等。那时正是AMD Opteron挟原生双核与优异效能功耗比之助、品牌气势逐渐压倒Intel Xeon的高峰，没有人胆敢不看好AMD接棒的新处理器核心，也预期不需等待太久，崭新的Opteron就将大量进驻企业的资料中心。

但2006年7月AMD宣布并购ATI，一切都改变了。

让AMD阵脚大乱的「Fusion」

AMD砸下54亿美元并购ATI的目的，不外乎推动整合处理器与绘图晶片的「Fusion」大计 (好像台湾某时报的标题特别喜欢用「大计」这两个字)，不仅在2007年公开首款Fusion「Falcon」，也同时公布高低档搭配的两种核心：「Bulldozer (推土机)」与「Bobcat (山猫)」，后者还比Intel发表初代Atom「Silverthorne」还早了快一年，以山猫为首的猫科家族，也构成日后Sony Playstation 4与微软Xbox One的心脏。

如同二战的德国和日本般战线发散、备多力分的AMD从此被加冕「简报王」的帝位，无论是预定在2009-2010年问世的首发Fusion (还不是按原计画的导入推土机核心并优先进入笔电市场)、首款引进Bulldozer和Bobcat的产品，全部拖延到2011年才上市，早已失去市场先机，且寄以后望的APU产品线，陷入「CPU不够快，GPU不够好」产品定位不上不下的窘境，而当年在DEC参与Alpha设计团队、曾担纲K7总工程师的执行长Dirk Meyer，也在当年年初黯然下台一鞠躬。

初代高阶APU「Llano」出师不利，不但迟至2011年底才解决Global Foundry的产能良率问题，失去市场先机，造成高达一亿美元的库存损失，让AMD股价崩跌75%，导致不满的投资人集体告上法院，最后AMD赔偿2950万美元才花钱消灾。

但随着Intel的「钟摆 (Tick Tock)」持续的压迫，AMD迅速流失支撑其获利基础的伺服器市占率，才是真正的大灾难。2007年底，拼死拼活终于赶出来的原生四核的Opteron「Barcelona」爆发TLB臭虫事件，就是一个极大的警讯，可是2011年底姗姗来迟兼程救驾的Bulldozer来不及准时与原先设定的对手Westmere直接交锋，而被迫正面硬碰每个环节都高度精炼后的Sandy Bridge，接着就是一泻千里般的大溃退，彻底终结了AMD靠著Opteron赚饱饱的爽日子。

因并购ATI而来的绘图晶片市场也不好过，2012年3月nVidia兼具优异效能与电力效率的Kepler核心，意外上演「中驷打垮上驷」的脱线戏码，一举让AMD一蹶不振，在2015年一度触底到18%市占率的最低点，至今虽稍有起色，但仍难逆转颓势，如果没有后来的挖矿狂潮，很难想像AMD还有继续硬撑下去的本钱。

生命自己会找出路，但不保证找出的一定是条活路，AMD在「传统战场」x86处理器惨遭滑铁卢后，从联想跳槽过来「听他讲话就觉得你碰到卖保险的业务员」的新任执行长领导下，就策略转向开始动ARM的歪脑筋，2014年再度发挥其简报王本色，公布了以下重大发挥AMD「创新的双重设计能力」的「双重解决方案」：

一、ARM架构的伺服器处理器，技术细节首度披露于2014年夏天的Hot Chips 26 (终于和文章标题又扯上关系了)，算是压榨Opteron这产品名称的剩余价值吧，但花了两年时间，才变出了无新意沿用Cortex-A57核心、在2016年初才推出的产品，临阵磨枪，实在两光。

二、整合x86与ARM系统平台架构的「SkyBridge」专案，一年之后就无疾而终。

三、从头到尾全新打造的ARM核心「K12」，此命名也充分展现了属于AMD「正字标记」为架构的决心，不过如我们所见，别说2016年，到现在都不见踪影。

为何AMD在ARM处理器试图大展鸿图的雄才大略「还没开始就结束」了？因为AMD现任执行长缩短战线，取消不切实际的K12，将资源集中在Zen微架构的研发，耗费十年，绕了好大的一圈，终究回到了「原始K10设计案」的原点，我们才有幸见证Ryzen与EPYC的成功。

但「成本」因素从此不重要吗？怎么可能。科科。  

先前AMD已经证实将持续推出Zen2、Zen3等架构设计，而Vega显示架构也将推出更新规格，稍早有消息进一步透露AMD接下来将推出代号PinnacleRidge的新款Ryzen系列处理器，相比代号SummitRidge的第一代Ryzen系列将采用优化处理的Zen架构设计，预计2018年间推出。而规划在2019年推出的Zen2架构，将用于代号Matisse的新款处理器，同时针脚依然维持AM4规格。

而此次从InformaticaCero网站释出资料显示，PinnacleRidge预期将比照SummitRidge维持14nm制程设计，而Matisse则预期进展至新制程规格，或许将是GlobalFoundries近期说明的12nm制程设计。但若比照AMD先前预告将进入7nm制程技术发展的话，或许Matisse也有可能直接采用7nm制程设计。

至于在APU产品发展部分，预计2018年推出的RavenRidge将采用Zen架构与Vega显示架构，桌机版规格仍维持AM4接脚，提供最高4核心、8线程设计与11组运算单元显示架构设计，而笔电版则采用FP5BGA封装设计。预计2019年推出的Picasso则将维持与RavenRidge相同设计，但在运算效能与电池功耗表现作提升，制程部分则将与RavenRidge一样采用14nm制程，但也可能进一步换成12nm制程设计。

命名方式部分，PinnacleRidge、RavenRidge将是最后一批采用山脊名称作为代号的处理器产品，接下来准备推出的Matisse、Picasso都将以历史上著名艺术家为称。

相关资料也显示新款Ryzen5Pro行动版APU效能，将比KabyLake架构设计的IntelCorei5行动版处理器效能显著，而待机时的电池能耗则更为接近，相比代号Bristol的A12APU待机电池能耗明显更低。

今年宣布推出的Vega显示卡，在陆续推出RXVega64、56之后，AMD预计在2018年下半年间推出名为Vega20的新显示卡，而制程技术可能采用10nm制程，或是保守采用14nm制程设计，可能还不会太快进入7nm制程。

另外，针对企业伺服气应用的EPYC系列处理器预期将推出代号Rome的新版本，预计将在2018年第四季间推出，并且加入支援PCI-E40连接埠规范，借此提供高达16GT/s传输速率。

AMD版8086：1982年 3μm

AMD版80286：1983年 15μm

AMD版80386： 1991年 1μm

AMD版80486： 1993年 08μm

K5架构： 1996年 05μm

K6架构：1997年 035μm

K6-2架构： 1998年 025μm

K7架构： 1999年 025μm

改良版K7架构：2000~2003年 018μm~013μm

K8架构： 2003年 013μm

K10架构： 2007年 65nm

K105架构： 2009年 45nm

Bulldozer： 2011年 32nm

Piledriver： 2012年 32nm

Steamroller： 2014年 28nm